

AN-9719 JA

フェアチャイルドパワースイッチ (FPS™) FSL-1x7 の 小電力電源回路への応用

1. 概要

高集積度のFSLシリーズは、電流モード、パルス幅変調 (PWM)回路とアバランシェ耐量の高い700VセンスFETで構成され、高性能のオフライン・スイッチ・モード・パワーサプライ(SMPS)を最小の外部部品点数で実現できるよう 特別に設計されています。

この統合型PWMコントローラの特徴は、待機消費電力を最小にする為、軽負荷時にスイッチング周波数をリニアに低下させるオフタイム・モジュレーション方式を備えたグリーンモード機能を搭載していることです。

PWMコントローラはBiCMOSプロセスを採用することで更に消費電力を下げています。グリーンモードとバーストモードに加え、動作電流もグリーンモード時2mAと低いので、軽負荷時の効率を高く維持でき、厳しい待機電力規制を満足する電源回路を実現することが出来ます。

FSLシリーズは、同期式スロープ補正回路を内蔵し、安定したピークカレントモードの制御を行っています。また、独自に開発したライン補正回路は広範囲 $(90V_{AC} \sim 264V_{AC})$ のAC入力電圧に対し出力電力を一定に制限するよう動作し、効果的に出力段を最適化します。

また、FSLシリーズには、オープンループ保護または過負荷保護(OLP)、過電圧保護(OVP)、過熱保護(OTP)等、充実した保護回路が搭載されています。これらの機能によりシステム・コストをかけずにSMPSの信頼性を向上させることができます。

ディスクリートMOSFETとコントローラ、または、RCCスイッチング・コンバータと比較して、FSLシリーズは部品コスト、サイズ、重さを削減する一方、効率、生産性、システム品質の改善がされており、コスト効果の高いフライバックコンバータの基本的なプラットフォームを提供します。





図1. 標準アプリケーション

AN-9719_JA アプリケーションノート

2. 各ブロックの概要


2.1 スタートアップ回路

スタートアップ時、HV端子は図2 に示すように外部抵抗 R_{HV} を通してライン入力或いはバルクコンデンサに接続されます。スタートアップ電流の標準値は3.5 m Aで、 R_{HV} を介して V_{DD} コンデンサ (C_{DD})を充電します。 V_{DD} コンデンサ電圧が V_{DD-ON} に達したところで、スタートアップ電流は止まります。コンデンサはトランスの補助巻線から動作電流が供給されるまで、 V_{DD} 電圧を保持します。



2.2 ソフトスタート

FSLシリーズはソフトスタート回路を内蔵しており、スタートアップ時、センスFETの電流を徐々に上昇させます。標準的なソフトスタート時間は5msで、その間 V_{Limit} のレベルは、図3 に示すように6段階のステップを経て上昇し、出力電圧が緩やかに設定値に到達します。これは、スタートアップ時、トランスが飽和することを防ぐと同時に、二次側に接続されるダイオードに加わるストレスを和らげます。



2.3 グリーンモード

FSLシリーズはフィードバック電圧 (VFR)を出力負荷の指標 として使用し、PWM周波数を変調します。図4に示すように 負荷が軽くなるに従いPWM 周波数は低下します。負荷が重 い時は、動作周波数100kHzで動作します。V_{FB}がV_{FB-N} (2.5V) まで減少すると、スイッチング損失を抑える為PWM 周波数 は低下し始め、直線的に100kHzから18kHzまで低下します。 V_{EB} が V_{EB-G} (2.4V)以下にまで減少すると、スイッチング周波 数は18kHzで一定となり、FSLシリーズは待機消費電力を削減 する為"ディープ"グリーンモードとして動作します。更に、 V_{FB}が減少しV_{FB-ZDC}(2.1V)に達すると、FSLシリーズはバース ト・モード動作に移行し、さらに V_{FB} が V_{FB-ZDC} 以下に減少す ると、FSLシリーズはスイッチングを停止します。すると出 力電圧は下降を始め、その結果フィードバック電圧を上昇さ せます。再度 V_{FB} が V_{FB-ZDC} , をに達すると、再びスイッチン グが開始されます。図5 に示すようにバーストモードでは、 スイッチングの停止・開始が交互に繰り返されます。このよ うにして、スイッチング損失を削減し、待機消費電力が改善 されます。




図4. PWM 周波数

VFB-ZDC (2.1V)
IDRAIN
Aフィッチング 停止
Phi Aフィッチング 停止

図5. バーストモード動作

2.4 定電力制御

コンバータの出力電力を常に一定に制御するため、ハイ/ロー・ライン補正回路を搭載しています。図6に示すように、コンバータの入力電圧はVINピンでセンスされ、ハイ/ロー・ライン補正回路がライン電圧に応じてピーク電流制限をするスレッシホールド電圧を発生させます。




図6. 定電力制御

2.5 保護回路

FSLシリーズは電源回路及び負荷を損傷から保護する為、表1 に示す特性を持つ保護回路を搭載しています。

表1. 保護機能

	FSL127H	FSL137H
OVP	ラッチ	ラッチ
OTP	ラッチ	ラッチ
OLP	自動復帰	自動復帰
VIN-H	ラッチ	ラッチ
VIN-L	自動復帰	自動復帰

2.5.1 V_{DD} 過電圧保護 (OVP)


 V_{DD} 過電圧保護回路は、 V_{DD} ピンに加わる過電圧で生じる損傷からICを保護します。OVP は V_{DD} が28Vに達するとトリガされます。スイッチングノイズで誤動作しないよう不感時間 (130 μ s_typ)を設けています。

2.5.2 過熱保護 (OTP)

センスFET とコントロール IC を統合したことで、センスFET の温度検出は容易になっています。接合温度がおよそ142℃ を超えると、サーマルシャットダウンが動作します。

2.5.3 過負荷保護 (OLP)

図7に示すように、シャントレギュレータ (図中 KA431)に接続される抵抗分割回路の上側経路がオープンになった場合、または、負荷に過電流が流れた場合、或いはショートした場合には、オプトカプラのフォトトランジスタには電流が流れず、フィードバック電圧 V_{FB} は6Vにまで引き上げられてしまいます。フィードバック電圧が4.6V以上の状態が56ms以上継続した場合、OLPがトリガされます。この保護回路はコンバータの出力が過負荷のために56ms以上継続して公称値以下になった場合も、トリガされます。






図7. OLP機能

3. 応用回路例

フライバックコンバータには連続導通モード (CCM) と不連続導通モード(DCM)の2種類の動作モードがあります。それぞれのモードに長所・短所がありますが、一般的にDCMの方が整流ダイオードに対してストレスの発生が少ないと言えます。なぜならば、ダイオードは電流がゼロになる時点で逆バイアスされるように動作し、逆回復損失が小さく抑えられるからです。 また、DCMの場合、CCM に比べ蓄えられる平均エネルギーが小さい為、トランスのサイズも小さくできます。しかしDCM では実効値電流が高くなる為、MOSFETで発生する導通損失は、特にローラインの場合大幅に増加します。出力電圧が低く、ショットキーダイオードの逆回復損失が小さいようなスタンバイ用補助電源のアプリケーションでは、高い効率が得られるCCMモードで動作するように設計するのが一般的です。

この項では図1の回路図を参考に、公称出力電力12WのオフラインSMPSを例にとって、設計手順を説明していきます。

[STEP-1] システム・スペックを定義する

電源を設計する場合、最初に以下のスペックを定義する必要 があります。

- ライン電圧範囲 (V_{LINE}MIN and V_{LINE}MAX)
- ライン周波数 (f_L)
- 公称出力電力(Po)
- 公称負荷に対する効率の見積り(η)

入力電力を計算する為に、公称負荷に対してパワーコン バージョンの効率を見積もる必要があります。参照する データがない場合、

低電圧出力アプリケーションでは、 $\eta = 0.7 \sim 0.75$ 、

高電圧出力アプリケーションでは、 $\eta = 0.8 \sim 0.85$ 、

を使用します。

見積もられた効率から、最大負荷条件の入力電力は次式で 与えられます。

$$P_{IN} = \frac{P_O}{\eta} \tag{1}$$

(設計例) ターゲットシステムの規格は:

- $V_{LINEMIN} = 90V_{RMS} V_{LINEMAX} = 264V_{RMS}$
- ライン周波数 (f_L) = 60Hz
- 公称出力電力 (Po) = 12W (12V/1A)
- 概算効率 (η) = 0.8

$$P_{IN} = \frac{P_O}{\eta} = \frac{12}{0.8} = 15W$$

[STEP-2] 入力コンデンサ (C_{IN}) と入力電圧範囲を 決める

入力コンデンサの値は、ユニバーサル入力電圧範囲 (85-265 V_{RMS})では、ピーク入力電力1ワットあたり 2~3 μ F、ヨーロッパ入力電圧範囲(195V-265 V_{RMS}) では、ピーク入力電力1ワットあたり 1 μ Fが標準的に使用されます。使用する入力コンデンサに合わせて、公称負荷における入力コンデンサ電圧の最小値が得られます:

$$V_{IN}^{MIN} = \sqrt{2 \cdot (V_{LINE}^{MIN})^2 - \frac{P_{IN} \cdot (1 - D_{CH})}{C_{IN} \cdot f_L}}$$
 (2)

ここで、D_{CH} は図 8 で定義される入力コンデンサに対する充電期間のデューティ比で、標準的には 0.2程度です。

入力コンデンサ最大電圧は次のようになります。:

$$V_{INMAX} = \sqrt{2}V_{IINFMAX} \tag{3}$$




図8. 入力コンデンサ電圧波形

(**設計例**) 入力コンデンサの値を20μFとした場合、公称 負荷における入力コンデンサ電圧の最小値は:

$$\begin{split} V_{IN}{}_{MIN} &= \sqrt{2 \cdot (V_{LINE}{}_{MIN})^2 - \frac{P_{IN} \cdot (1 - D_{CH})}{C_{IN} \cdot f_L}} \\ &= \sqrt{2 \cdot (90)^2 - \frac{15 \cdot (1 - 0.2)}{20 \cdot 10^{-6} \cdot 60}} = 79V \end{split}$$

入力コンデンサ最大電圧は:

$$V_{INMAX} = \sqrt{2} \cdot V_{LINEMAX} = \sqrt{2} \cdot 264 = 373V$$

[STEP-3] 出力から反射される電圧 (VRO)を求める

MOSFET がオフした時、入力電圧 (V_{IN}) と、出力から一次側への反射で現れる電圧 (V_{RO}) が 図 9 に示すように重畳して MOSFETに印加されます。ある V_{RO} が与えられた時、最大デューティサイクル (D_{MAX}) 、MOSFETに印加される公称電圧値 (V_{DS}^{NOM}) は次のように与えられます。

$$D_{MAX} = \frac{V_{RO}}{V_{RO} + V_{IN^{MIN}}} \tag{4}$$

$$V_{DS^{NOM}} = V_{IN^{MAX}} + V_{RO} (5)$$

$$V_{DO^{NOM}} = \frac{V_{IN^{MAX}} \cdot (V_O + V_F)}{V_{PO}} + V_O$$
 (6)

AN-9719 JA アプリケーションノート




図9. 出力から1次側への反射電圧

式5から判るように、MOSFET に加わる電圧ストレスは V_{RO} を小さくすると減少します。ところが、これは、式6によると、2次側の整流ダイオードに加わる電圧ストレスを増加させることになります。従って V_{RO} はMOSFET とダイオードとに加わる電圧ストレスのバランスで決定されます。特に低出力電圧のアプリケーションでは整流ダイオードの順方向電圧が電源の効率を決める支配的な要素になるため、出力から反射される電圧は整流ダイオードの順方向電圧が最小になるような値に決められます。表2 に異なる定格電圧に対するショットキーダイオードの順方向電圧を示します。

実際のドレイン電圧及びダイオード電圧の値は、図9に示すように公称電圧値以上に上昇しています。その理由は、トランスの漏れインダクタンスによるものです。一般的に、 V_{DS}^{NOM} 及び V_{DO}^{NOM} が MOSFET 及びダイオードの定格電圧の70~80% になるように、 V_{RO} の値は設定されます。

表2. ダイオード 定格電圧と順方向電圧 (3A ショットキーダイオード)

Part Name	V _{RRM}	VF	
SB320	20V		
SB330	30V	0.5V	
SB340	40V		
SB350	50V	0.74V	
SB360	60V	0.740	
SB380	80V	0.85V	
SB3100	100V		

(設計例) 表2より、定格100Vの整流ダイオードを選択します。 MOSFETとダイオードの公称電圧値はそれらの定格電圧の80%以下であるとして、出力から反射される電圧は次のように求められます。

$$\begin{split} V_{DO^{NOM}} &= \frac{V_{IN^{MAX}} \cdot (V_O + V_F)}{V_{RO}} + V_O \\ &= \frac{373 \cdot (12 + 0.85)}{V_{RO}} + 12 < 0.8 \cdot 100 = 80 \end{split}$$

$$\Rightarrow V_{RO} > \frac{373 \cdot (12 + 0.85)}{68} = 70.5V$$

$$V_{DS^{NOM}} = V_{IN^{MAX}} + V_{RO} < 0.8 \cdot 700 = 560$$

$$\rightarrow V_{RO} < 560 - 373 < 187V$$

V_{RO} を 74V と設定して,

$$D_{MAX} = \frac{V_{RO}}{V_{RO} + V_{INMIN}} = \frac{74}{74 + 79} = 0.48$$

$$V_{DS^{NOM}} = V_{IN^{MAX}} + V_{RO} = 373 + 74 = 447V$$

$$V_{DONOM} = \frac{V_{INMAX} \cdot (V_O + V_F)}{V_{RO}} + V_O$$
$$= \frac{373 \cdot (12 + 0.85)}{74} + 12 = 76.8V$$

[STEP-4] トランス1次側インダクタンス(L_M)を決める。

トランス 1 次側インダクタンスは入力最小電圧と公称負荷の値によって決められます。 STEP-3で求めた D_{MAX} を使って、トランスの 1 次側インダクタンス (L_M) は次式で求まります。:

$$L_M = \frac{(V_{IN}^{MIN} \cdot D_{MAX})^2}{2 \cdot P_{IN} \cdot f_{SW} \cdot K_{RF}} \tag{7}$$

ここで、 f_{SW} はスイッチング周波数、 K_{RF} は最小入力電圧と公称負荷条件の時、図10で定義されるリップルファクタです。 リップルファクタはDCM モードでは K_{RF} =1、CCM モードで K_{RF} <1になり、トランスのサイズとMOSFETを流れる電流の 実効値に大きく関係しています。MOSFETで発生する導通損失はリップルファクタを小さくすることで抑えられますが、リップルファクタを小さくし過ぎると、トランスのサイズが大きくなります。CCMモードで動作するフライバックコンバータを設計する場合、ユニバーサル入力の場合、

 $K_{RF} = 0.25 - 0.5$ 、ヨーロッパ入力の場合、 $K_{RF} = 0.4 - 0.8$ に設定するのが一般的です。

 K_{RF} を設定し、式 (7)から L_M が求められると、最小入力電圧 で公称負荷の時、MOSFET を流れる電流のピーク値と実効値 は次のように得られます。

$$I_{DS^{PK}} = I_{EDC} + \frac{\Delta I}{2} \tag{8}$$

$$I_{DSRMS} = \sqrt{\left[3(I_{EDC})^2 + \left(\frac{\Delta I}{2}\right)^2\right] \frac{D_{MAX}}{3}}$$
 (9)

ここで.

$$I_{EDC} = \frac{P_{IN}}{V_{IN^{MIN}} \cdot D_{MAX}} \tag{10}$$

また、

$$\Delta I = \frac{V_{IN} MIN \cdot D_{MAX}}{L_M \cdot f_{SW}} \tag{11}$$

$$K_{RF} = \frac{\Delta I}{2I_{EDC}}$$




図10. MOSFET 電流とリップルファクタ (K_{RF})

(設計例) リップルファクタを0.88とした場合、

$$\begin{split} L_{M} &= \frac{(V_{IN}{}^{MIN} \cdot D_{MAX})^{2}}{2 \cdot P_{IN} \cdot f_{SW} \cdot K_{RF}} \\ &= \frac{(79 \cdot 0.48)^{2}}{2 \cdot 15 \cdot 100 \times 10^{3} \cdot 0.88} \approx 540 \mu H \end{split}$$

$$I_{EDC} = \frac{P_{IN}}{V_{INMIN} \cdot D_{MAX}} = \frac{15}{79 \cdot 0.48} = 0.4A$$

$$\Delta I = \frac{V_{IN^{MIN}} \cdot D_{MAX}}{L_M \cdot f_{SW}} = \frac{79 \cdot 0.48}{540 \times 10^{-6} \cdot 100 \times 10^3} = 0.7A$$

$$I_{DS^{PK}} = I_{EDC} + \frac{\Delta I}{2} = 0.4 + 0.35 = 0.75A$$

$$I_{DSRMS} = \sqrt{\left[3(I_{EDC})^2 + \left(\frac{\Delta I}{2}\right)^2\right] \frac{D_{MAX}}{3}}$$
$$= \sqrt{\left[3(0.4)^2 + (0.35)^2\right] \frac{0.48}{3}} = 0.31A$$

[STEP-5] 入力電力とピークドレイン電流を考慮して、最適なFPS 製品を選択する

式 8 で得られた ${
m MOSFET}$ のピークドレイン電流 $({
m I}_{
m DS}{
m PK})$ をもとに、そのパルス毎のピーク制限電流 $({
m I}_{
m LIM})$ が ${
m I}_{
m DS}{
m PK}$ よりも高い値を持つ最適な ${
m FPS}$ を選択します。 ${
m FPS}$ 製品における ${
m I}_{
m LIM}$ 値の許容範囲は ${
m 10}$ %ですので、ある程度の余裕を持って ${
m FPS}$ 製品の選択を行って下さい。定格パワー仕様の違いによる ${
m FSL}$ シリーズ製品を表 ${
m 3}$ に示します。

表3. FSL1x7 シリーズ・ラインアップと定格電力

Product	I _{LIM} at V _{IN} =1.2V		85-265V _{AC}	
Product	Min.	Тур.	Max.	Open Frame
FSL127H	0.51A	0.61A	0.71A	16W
FSL137H	0.74A	0.84A	0.94A	19W

(設計例)

 $I_{DS^{PK}} = 0.75A < 0.84A(I_{LIM} Typ.)$ FSL137H を選択。

[STEP-6] 最小1次巻線数を決める

与えられたコアの情報をもとに、次式より、飽和しない範囲 のトランス1次側の最小巻線数を求めます。

$$N_{P^{MIN}} = \frac{L_M \cdot I_{LIM}}{B_{SAT} \cdot A_e} \times 10^6 \tag{12}$$

ここで、 A_e はコアの断面積 $[mm^2]$ 、 I_{LIM} はパルス毎のピーク制限電流、 B_{SAT} は飽和磁束密度[Tesla]です。

インダクタ電流は、負荷変動応答或いは過負荷の場合、パルス毎のピーク制限電流値に到達することがあるので、式12には I_{LIM} の項が含まれています。図11は代表的なTDKフェライトコア(PC40)の特性です。 飽和磁束密度(B_{SAT})は温度上昇と共に減少するので、高温時の特性を考慮する必要があります。もし、参考データがない場合、 B_{SAT} =0.3[T]が妥当な数値です。




図11. フェライトコア 標準 B-H 特性 (TDK/PC40)

(**設計例**) 実効断面積が 19.2mm^2 のEE-16コアを使用する場合、飽和磁束密度を0.3[T]として、トランス 1 次側の最小巻線数は次式で与えられます。

$$\begin{split} N_{P^{MIN}} &= \frac{L_{M} \cdot I_{LIM}}{B_{SAT} \cdot A_{e}} \times 10^{6} \\ &= \frac{540 \times 10^{-6} \cdot 0.8}{0.3 \cdot 19.2} \times 10^{6} = 75 \end{split}$$

[STEP-7] それぞれの分巻の巻線数を求める

図 12 に簡素化したトランスの回路図を示します。まず、STEP-3 で得られた V_{RO} を用いて 1 次側と2次側巻線数の比(n) を次式により求めます。

$$n = \frac{N_P}{N_S} = \frac{V_{RO}}{V_O + V_E} \tag{13}$$

ここで N_P 、 N_S はそれぞれ、1次側、2次側の巻線数、 V_O は出力電圧、 V_F は出力側ダイオード(D_O) の順方向電圧です。

次に、最終的に N_P が式12 で得られた N_P の値よりも大きくなる N_S の整数値を決めます。

V_{DD} 電源用の補助巻線の巻数は次式で求まります。

$$N_A = \frac{V_{DD^*} + V_{FA}}{V_O + V_F} \cdot N_{S1} \tag{14}$$

ここで、 V_{DD} は供給電圧公称値、 V_{FA} は図12 に示すダイオード(D_{DD})の順方向電圧です。

負荷の増加に伴い V_{DD} も上昇します。従って、ピーク時の負荷で過電圧保護回路が動作しないよう、 V_{DD} は V_{DD} UVLO の値 (8V) よりも5~8V 高い程度に設定して下さい。




図12. 単純化したトランス回路図

(**設計例**) ダイオード順方向電圧を0.85V として、巻線比は次式により:

$$n = \frac{N_P}{N_S} = \frac{V_{RO}}{V_O + V_F} = \frac{74}{12 + 0.85} = 5.8$$

次に、 N_P が N_P が N_P が N_P が より大きくなるように、整数値 N_S を求めます。:

$$N_S = 13, N_P = n \cdot N_S = 75 \ge N_{PMIN}$$

 V_{DD^*} を12Vとすると、補助巻線の巻数は次式で得られます。

$$N_A = \frac{V_{DD^*} + V_{FA}}{V_O + V_F} \cdot N_{S1} = \frac{12 + 0.5}{12 + 0.85} \cdot 13 \approx 13$$

[STEP-8] 巻線に流れる実効値電流に基づいてそれぞれの巻線の線径を求める

2次巻線の最大実効値電流は次の式から得られます。

$$I_{SEC^{RMS}} = n \cdot I_{DS^{RMS}} \sqrt{\frac{1 - D_{MAX}}{D_{MAX}}} \tag{15}$$

電流密度は通常、巻線の長さが長い場合(>1m)は、3~5A/mm²、 巻数が少ないような短い巻線長の時は、5~10A/mm²程度です。 1mm以上の線径の巻線を使用することは、渦電流を防ぐ意味 で避けた方が良いでしょう。出力電流値が高い場合は、スキン効果を最小にする為、細いワイヤをより線にした並行巻線 を推奨します。

(設計例) STEP-4 で1次側巻線の実効値電流は 0.31Aと 得られているので、2次巻線の実効値電流は 次式より 求まります。

$$I_{SECRMS} = n \cdot I_{DSRMS} \sqrt{\frac{1 - D_{MAX}}{D_{MAX}}}$$

$$=5.8 \cdot 0.31 \sqrt{\frac{1 - 0.48}{0.48}} = 1.87A$$

線径が、0.3mm (5A/mm²) と0.4mm (8A/mm²) の巻線をそれぞれ、1次巻線と、2次巻線に使用します。

[STEP-9] 電流と電圧定格から2次側の整流ダイオードの選択をします

ダイオードの最大逆方向電圧と、実効値電流は次式により算 出されます

$$V_{DO} = V_O + \frac{V_{IN}{}^{MAX}}{n} \tag{16}$$

$$I_{DO^{RMS}} = n \cdot I_{DS^{RMS}} \sqrt{\frac{1 - D_{MAX}}{D_{MAX}}} \tag{17}$$

整流ダイオードの電圧と、電流に対する標準的なマージンは 以下のようになります。

$$V_{RRM} > 1.2 \cdot V_{DO} \tag{18}$$

$$I_F > 1.8 \cdot I_{DO^{RMS}} \tag{19}$$

ここで、 V_{RRM} 、 I_F はそれぞれ、ダイオードの最大逆方向電圧、順方向電流の定格です。

(設計例) ダイオード電圧及び電流は以下のように計算されます。

$$V_{DO} = V_O + \frac{V_{IN^{MAX}}}{n} = 12 + \frac{373}{5.8} = 76.3V$$

$$I_{DO^{RMS}} = n \cdot I_{DS^{RMS}} \sqrt{\frac{1 - D_{MAX}}{D_{MAX}}}$$

$$=5.8 \cdot 0.31 \sqrt{\frac{1 - 0.48}{0.48}} = 1.87A$$

従って、5A/100Vのダイオードを選択します。

[STEP-10] フィードバック回路の設定

FSLシリーズは電流モード制御方式を用いているので、1ポール 1ゼロの補正回路でフィードバックループを構成することができます。

FPSの電流コントロール係数Kは次のように定義されます:

$$K = \frac{I_{LIM}}{V_{FB}SAT} = \frac{I_{LIM}}{2.5} \tag{20}$$

ここで、 I_{LIM} はパルス毎の電流制限値、 V_{FB}^{SAT} はフィードバック飽和電圧で、標準値は2.5Vです。

STEP-4で述べたように、フライバックコンバータは負荷が重い場合は、通常CCMで動作するように設計され、CCMモードの場合、制御入力から出力までの伝達関数は次式で与えられます。

$$G_{VC} = \frac{\hat{V}_O}{\hat{V}_{FB}} \tag{21}$$

$$=\frac{K\cdot R_L\cdot V_{IN}(N_P/N_S)}{2V_{RO}+V_{IN}}\cdot\frac{(1+s/\omega_Z)(1-s/\omega_{RZ})}{(1+s/\omega_P)}$$

ここで、RLは負荷抵抗を表します。

式21のポールとゼロは次式から得られます。

$$\omega_{Z} = \frac{1}{R_{C}C_{O}}, \omega_{RZ} = \frac{R_{L}(1-D)^{2}}{DL_{M}(N_{S}/N_{P})^{2}} \text{ and } \omega_{P}$$

$$= \frac{(1+D)}{R_{L}C_{O}}$$
(22)

ここで、D はFPSのデューティサイクル、 R_C は出力コンデンサ C_O の等価直列抵抗(ESR)です。

伝達関数の式21に、右半平面 (RHP) ゼロ (ω_{RZ}) があるのに注目します。右半平面 (RHP) ゼロは位相を90 度遅らせる効果がある為、クロスオーバー周波数は右半平面 (RHP) ゼロより低い周波数に設定しなければなりません。

図13 はCCM フライバックコンバータの異なる入力電圧に対する制御入力から出力までの伝達関数の変動を示したものです。異なる入力電圧に応じたシステムのポールとゼロの変化をDCゲインと共に示しています。ゲインは入力電圧が高い時に最も高く、右半平面 (RHP)ゼロは、入力電圧が低い時に最も低い位置に現れています。




図13. CCM フライバックコンバータ 入力電圧を変化させた時の伝達関数の変動

図13 はCCM フライバックコンバータの異なる負荷に対する制御入力から出力までの伝達関数の変動を示したものです。 異なる負荷に対して、DC ゲインは変化し、右半平面 (RHP) ゼロは、全負荷の時に最も低い値になっています。




図14. CCMフライバックコンバータ 負荷を変化させた時の伝達関数の変動

入力電圧と負荷電流が広い範囲で変化した場合、フィードバックループを設計する上でワーストケースの設定は容易ではありません。動作条件の変化と共に、ポールとゼロに加えてゲインが変化します。 コンバータが最小入力電圧、全負荷時に、CCM あるいはDCM とCCM の境界で動作するように設計されていたとしても、コンバータは負荷電流の減少と入力電圧の上昇の両方或いはいずれかに伴いDCMモードになってしまい、システムの伝達関数に変化が生じます。

この問題にに対処する簡単で実践的な方法は、低入力電圧、全負荷を条件にして、十分な位相余裕とゲイン余裕を持たせたフィードバックループの設計をすることです。コンバータがCCMで動作している時、右半平面 (RHP)ゼロは、低入力電圧、全負荷では最小値になります。ゲインの変化は、動作条件がユニバーサル入力の最小入力電圧から最大入力電圧に変化した場合でも、約6dBしかありません。動作モードがCCMから DCMに変化すると、右半平面 (RHP)ゼロは消滅しシステムは安定になります。従って、フィードバックループを低入力電圧、全負荷位の条件で位相余裕が45度以上になるように設計することで、全ての動作範囲でシステムの安定は保証されます。

図15 は、シャントレギュレータとフォトカプラを主要部品として構成される標準的なフィードバック回路です。 R_I と R_2 は定電圧出力を設定する分圧回路です。 R_F と C_F は制御ループ補正回路です。 FB ピンからのソース電流は最大約 ImAであり、無負荷時にFBレベルを引き下げる為に、フォトトランジスタはこの電流をシンクする能力が必要になります。 R_D の値は次式より求めます。

$$\frac{V_O - V_{OPD} - V_{KA}}{R_D} \cdot CTR > I_{FB} \tag{23}$$

ここで V_{OPD} はフォトダイオードの順方向電圧 (\sim 1.2V)、 V_{KA} は KA431のカソード・アノード間電圧の最小値 (2.5V)、CTRは オプトカプラの電流伝達比率です。




図15. フィードバック回路

図15 に示したフィードバック補正回路の伝達関数は以下の式により得られます。:

$$\frac{\hat{V}_{FB}}{\hat{V}_{O}} = -\frac{\omega_{I}}{s} \cdot \frac{1 + s/\omega_{ZC}}{1 + s/\omega_{PC}}$$
(24)

ここで

$$\omega_I = \frac{R_{FB}}{R_1 R_D C_F}, \quad \omega_{ZC} = \frac{1}{(R_F + R_1) C_F}, \quad \omega_{PC} = \frac{1}{R_{FB} C_{FB}}$$
 (25)

です。

(設計例) CTR を 100%と仮定して

$$\frac{V_O - V_{OPD} - V_{KA}}{R_D} \cdot CTR > 1 \times 10^{-3}$$

$$R_D < \frac{V_O - V_{OPD} - V_{KA}}{1 \times 10^{-3}} = \frac{12 - 1.2 - 2.5}{1 \times 10^{-3}} = 8.3k\Omega$$

KA431の最小カソード電流は1mAなので、

$$R_{BIAS} < \frac{V_{OPD}}{1 \times 10^{-3}} = 1.2k\Omega .$$

 R_{BIAS} は1k Ω とします。

KA431のレファレンス端子に2.5Vが加わるように分圧抵抗 R_1 と R_2 を決めます。 R_1 と R_2 との関係は次式により得られます

$$R_2 = \frac{2.5 \cdot R_1}{V_0 - 2.5} = \frac{2.5 \cdot R_1}{12 - 2.5} = \frac{R_1}{3.8}$$

 R_1 、 R_2 の値をそれぞれ38.2kΩ、10kΩと定めます。

[STEP-11] 入力電圧検出回路の定数を設定する

図16 は抵抗による分圧回路及びライン電圧検出をするVIN端子に用いられるローパスフィルタを表します。 V_{IN} 端子電圧が1.03Vまで上昇するとFSLシリーズ製品は動作を開始し内部の保護回路用ラッチ機能を有効にします。ラッチがトリガされた後、 V_{IN} 電圧はモニタされ、 V_{IN} 電圧が0.7V以下になると、保護回路ラッチは解除されます。 分圧回路の分圧比は標準的に V_{IN} レベルに対して100:1 を使います。




図16. 入力電圧検出

AN-9719 JA アプリケーションノート

4. プリント基板レイアウト


高い周波数のスイッチング電流または電圧を扱う場合、プリント基板のレイアウト設計が非常に重要になります。優れたPCBレイアウトはEMIを抑え、サージあるいはESDから電源回路を保護します。

4.1 ガイドライン

より優れたEMI耐性を確保し、ライン周波数のリップル成分を抑制する為、ブリッジ整流回路の出力は、まず最初にコンデンサ C_{DC} に接続されるべきで、次にスイッチング回路に接続します。

- 高周波の電流ループは C_{DC} トランス ドレイン端子 C_{DC}で形成されます。この電流ループで囲まれる面積は出来るだけ小さくするべきです。パターンは短く(特にError! Reference source not found. の2→1)、直線的に太くします。ドレインまたは RCD スナバ回路に関連した高い電圧がかかるパターンは無用な干渉を防ぐ為にコントロール回路から離れるようにします。
- **2**で示したように、コントロール回路のグラウンドをまず 最初に接続し、その他のパターンを決めていきます。
- 3 に示すように、補助巻線、 D_{DD} 、 C_{DD} で囲まれる面積もまた出来るだけ小さくします。デカップリング効果を高めるため C_{DD} はデバイス近くに配置して下さい。

- アース接地が得られない状況では、ESDテストを考慮すると、GND2→3→1の順でグラウンドパターンを接続することを推奨します。 ESD 放電経路は、トランスのストレーキャパシタンスを介してGND3,へ、そしてGND1、その後メイン電源に戻ると考えられます。注意することは、コントロール回路が放電経路に入らないようにすることです。 コモンモードチョークに先端放電パターンを設けることで高周波インピーダンスを下げ(図17参照)、 ESD耐量を高める効果があります。
- 1次側と2次側の間にYコンデンサを必要とする場合は、YコンデンサをC_{DC}の正極側に接続して下さい。Yコンデンサを1次側のグラウンドに接続する場合はC_{DC}の負極端子(GND1)に直接接続して下さい。Yコンデンサに先端放電パターンを施すのもESD対策として有効です。 但し、二つの先端部間の沿面距離は安全上の理由から少なくとも5mm離す必要があります。




AN-9719_JA アプリケーションノート


5. 要約

5.1 回路図

図 18 に 12W 電源の設計例の最終的な回路図を示します。



5.2 トランス仕様



- コア: EEL-16 (A_e=19.2mm²)
- ボビン: EEL-16

AN-9719 JA アプリケーションノート

	ピン (巻始め → 巻終り)	ワイヤ	巻数	
N _a	5 → 4	0.3φ×1	13	
絶縁: ポリエステル・テープ t = 0.025mm, 2 レイヤー				
Np	2 → 1	0.26φ×1	75	
絶縁: ポリエステル・テープ t = 0.025mm, 2 レイヤー				
-	4 → -	銅シールド	1.2	
絶縁: ポリエステル・テープ t = 0.025mm, 2 レイヤー				
Ns	8 → 10	0.35φ×1	13	
絶縁: ポリエステル・テープ t = 0.025mm, 3 レイヤー				

	ピン	規格	Remark
インダクタンス	1-2	600μH ± 10%	100kHz, 1V
漏れインダクタンス	1-2	< 30 μH Max	他のピンは全て短絡

参考データシート

FSL127H — Green Mode Fairchild Power Switch (FPS^{TM})

*FSL137H— Green Mode Fairchild Power Switch (FPS*TM)

Fairchild Power Supply WebDesigner — Flyback Design & Simulation - In Minutes at No Expense

注意事項

フェアチャイルドセミコンダクタは、本書に記載したすべての製品に対して、信頼性、機能、及びデザインを改善する為に予告なしに変更する権利を所有しています。また、フェアチャイルドは ここに記載した製品或いは回路の使用及び応用に起因するいかなる債務をも負うものではなく、また、当社の特許権または第三者の権利に基づくライセンスを許諾するものではありません。

生命維持装置への使用について

フェアチャイルドセミコンダクタの製品はフェアチャイルドセミコンダクタコーポレーション社長の書面による承諾がない限り生命維持装置または生命維持システム内の重要な部品に使用することは認められていません。

ここで、

- 1. 生命維持装置または生命維持システムとは、(a) 外科的に体内に埋め込まれて使用されることを意図したもの、(b) 生命を維持或いは支持するもの、(c) ラベルに表示された使用法に従って適切に使用された場合にその不具合が使用者に重大な損傷をもたらすことが合理的に予想されるもの、をいいます。
- 2. 重要な部品とは、生命維持装置或いは生命維持システム内のあらゆる部 品を指し、これらの不具合が生命維持装置或いは生命維持システムの不

具合の原因に、またはその安全性および効果に影響を及ぼす原因になる ものと合理的に予想されるものをいいます。